⑩ 日本国特許庁(JP)

00特許出願公開

⑫公開特許公報(A) 平2-74989

@Int. Cl. 5 3/20 G 09 G

庁内整理番号 識別記号

匈公開 平成 2年(1990) 3月14日

G 02 F 1/133 G 09 G 3/36

6376-5C 8708-2H N 550

8621-5C

未請求 請求項の数 1 (全10頁) 審查證求

69発明の名称

②発

アクティブマトリクス型表示装置の駆動方法

頤 昭63-225561 20特

頤 昭63(1988) 9月10日 @出

沖 個発 明者

明

零

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 짶

粱

内

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

頂 個発 明 孝 髙

和 博

健

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 勿出 願 人

神奈川県川崎市中原区上小田中1015番地

弁理士 柏谷 昭司 外1名 四代 理 人

井

粗 明

1 発明の名称

アクティブマトリクス型表示袋置の駆動方法

2 特許請求の範囲

一方の透明基板上に、表示電極(1)と、スキ +ンパスライン (2) と、隣接するスキャンパス ライン (2) 間にゲート (G) とドレイン(D) とが接続され、前記表示電優(1)にソース(S) が接続された薄膜トランジスタ (3) とを形成 し、他方の透明基板上に、前配スキャンパスライ ン (2) と直交する方向に延長し、且つ前記表示 電極 (1) と対向する共通電極 (4) をデータバ スラインとして形成し、前記表示電極 (1) と前 記共通電極 (4) との間に表示媒体を封入したゲ ート接続対向マトリクス構成のアクティブマトリ クス型表示装置の駆動方法に於いて、

前記スキャンパスライン (2) に対して、前記 薄膜トランジスタ (3) をオンとするアドレス電 圧(Vgon)を印加した後、走査方向の後位に 隣接するスキャンパスライン (2) に前記アドレ

ス電圧 (Vgon) を印加するタイミングに、前 記アドレス電圧 (Vgon)と非アドレス時の電 圧(Vgo!!)との中間の電圧(Vm)を印加

ことを特徴とするアクティブマトリクス型表示 装置の駆動方法。

発明の詳細な説明

(福寧)

ゲート接続対向マトリクス構成のアクティブマ トリクス型表示装置の駆動方法に関し、

確膜トランジスタの関値電圧の負債への変化を 抑制して駆動することを目的とし、

一方の透明基板上に、表示電極と、スキャンバ スラインと、隣接するスキャンパスライン間にゲ ートとドレインとが接続され、前記表示電極にソ ースが接続された薄膜トランジスタとを形成し、 他方の透明基板上に、前記スキャンパスラインと 直交する方向に延長し、且つ前記表示電極と対向 する共通電極をデータバスラインとして形成し、 前記表示電極と前記共通電極との間に表示媒体を 封入したゲート接続対向マトリクス構成のアクティブマトリクス型表示装置の駆動方法に於いて、 前記スキャンパスラインに対して、前記薄膜トランジスタをオンとするアドレス電圧を印加した後、走査方向の後位に隣接するスキャンパスライン に前記アドレス電圧を印加するタイミングに、前 記アドレス電圧と非アドレス時の電圧との中間の 電圧を印加して駆動する。

(産業上の利用分野)

本発明は、ゲート接続対向マトリクス構成のア クティブマトリクス型表示装置の駆動方法に関す るものである。

アクティブマトリクス型表示装置は、スキャンバスラインとデータバスラインとの交点にそれぞれ薄膜トランジスタ等のスイッチング素子を介して表示素子 (西素) を接続したもので、各要示素子を強立的に駆動することができるから、表示容量を増大した時にも、単純マトリクス型表示装置に於ける駆動デューティ比の低下の問題等が生じないものである。しかし、薄膜トランジスタ等の

スイッチング素子の特性が変化した場合には、表示特性に影響を及ぼすものであるから、このような特性変化を抑制して、長期間安定な表示を行わせることが要望されている。

〔従来の技術〕

V d 2, · · · をデータバスライン 3 4 - 1. 3 4 - 2. · · · に印加し、例えば、フレーム毎に データ電圧 V d 1. V d 2, · · · の極性を反転 するものである。

第5 図は前述のアクティブマトリクス型表示装置の分解斜視図であり、一方のガラス基板36上に、表示電極31と、スキャンパスライン32と、TPT33とを形成して、スキャンパスライン32間に、TPT33のゲートGとドレインDとを接続し、ソースSを表示電極31に接続し、他方のガラス基板37上に、スキャンパスライン34として形成し、表示電極31と共通電極イン34として形成し、表示電極31と共通電極として液晶を封止したものである。

第6図は動作説明図であり、Vdはデータ電圧、V。はTPT33のゲート電圧、V。はTPT33のパース電圧、V。はTPT33のパース電圧、V。はTFT33のゲート・ドレイン間電圧を示す。又Pは1フレームの期間、Vs

・ n は T F T 3 3 を オンとする 為の 電圧、 V r ・ V r ・ は オン 直 前の 電圧で、 データ 電圧 の 印 加 極性 に 徒って 選定 されている。 又 V g ∘ f f は T F T 3 3 を オフとする 為の 電圧 で ある。

第4図に示す走査パルス電圧Vg1、Vg2. ・・・は間略化の為に、TFT33をオンとする 為の電圧Vgonと、その直前の電圧Vgcと、 TFT33をオフとする為の電圧Vgoiiとか ら構成した場合を示すのもであるが、フレームド 毎にデータ電圧Vdの極性を反転するから、それ に対応して、電圧Vgcを、第6図に於いては、 電圧 V r . V r 'としたものである。例えば、ス キャンパスラインの本数を400、1走査時間を 40µS、フレーム周波数を60Hzとした時、 Vgoff=-10V, Vgon=+15V2L 、又Vェニ+5V、Vェ!=-5Vに選定するこ とができる。なお、第4図に於ける電圧Vgcは 、Vgc=Vr=Vr'=0Vとした場合に相当 し、データパスライン34-1,34-2.・・ ・に印加したデータ電圧 V d は、表示素子 3 5 に

は、Vd-Vgcとして印加されるから、表示素子35に印加するデータ電圧の基準の電圧と見似すことができる。

第6図に於いて、例えば、正極性のデータ電圧 Vdを印加するフレームの時刻もしに、データバ スライン34-1にデータ電圧+Vdを印加し、 スキャンパスライン32-1に電圧Vgonを印 加し、そのスキャンパスライン32-1に隣接す るスキャンパスライン32-2に貸圧Vェ'を印 加し、他のスキャンパスライン32~3. 32~ 4. ・・・には電圧Vgo!! を印加すると、ゲ ートGがスキャンパスライン32-1に接続され たTPT33のゲートGに印加される電圧はVg on、そのTFT33のドレインDに印加される 電圧はVェ'となり、それぞれV。, V。に於け る時刻も1の質圧となるから、ゲート・ドレイン 間電圧V。-V。は、Vgon-Vr'(=10 V) となり、そのTFT33はオンとなって、T PT33のソースSは、ドレインDと等しい電位 Vェ「となり、表示素子35には、データパスラ

イン34~1に印加された電圧+VdとVェ'との差の電圧が充電されることになる。

次の時刻 t 2では、スキャンパスライン 3 2 - 1 に電圧 V g o f f、スキャンパスライン 3 2 - 2 に電圧 V g o n、スキャンパスライン 3 2 - 3 に電圧 V r * が印加されるので、ゲート G がスキャンパスライン 3 2 - 1 に接続された T P T 3 3 のゲート・ドレイン間電圧 V o - V o は、 V g o f f - V g o n (- 2 5 V) となり、そのT F T 3 3 はオフとなる。

次の時朝 t 3 では、スキャンバスライン32-1,32-2 に電圧 V g o f f が印加されるから、ゲートGがスキャンバスライン32-1 に接続されたTFT33のゲート・ドレイン間電圧 V。-V。は、V g o f f -V g o f f (-0 V) となり、そのTFT33はオフ状態を継続する。そして、TFT33のソースSの電位は、データバスライン(共通電極)に印加されるデータ電圧に対応して変化する。

又次の負極性のデータ電圧を印加するフレーム

の時刻t 1'では、スキャンパスライン32-1に電圧 V g o n、スキャンパスライン32-2に電圧 V r が印加され、データパスライン34-1に例えば-V d が印加される。従って、ゲート G がスキャンパスライン32-1に接続されたTPT33のゲート・ソース間電圧 V 。 - V 。 は、 V g o n - V r (-+10V) となり、そのTFT33はオンとなって、そのTFT33のソース S の電位はドレインDと等しい電位となり、表示素子35にはデータパスライン34-1に加えられたデータ電圧-V d と V r との差の電圧が充電されることになる。

次の時刻 t 2 "では、スキャンパスライン3 2 - 1 に電圧 V g o f f、スキャンパスライン3 2 - 2 に電圧 V g o n、スキャンパスライン3 2 - 3 に電圧 V r が印加されるから、ゲート G がスキャンパスライン3 2 - 1 に接続された T P T 3 3 のゲート・ソース間電圧 V。 - V。は、正極性のデータ電圧を印加するフレームの場合と同様に、V g o f f - V g o n (- - 2 5 V) となり、そ

のTFT33はオフとなる。

次の時刻 t 3 * では、前フレームの場合と同様に、スキャンパスライン 3 2 - 1 . 3 2 - 2 に電 圧 V g o f f が印加されるから、ゲートG がスキャンパスライン 3 2 - 1 に接続されたTFT 3 3 のゲート・ソース間電圧 V a - V p は 0 V となり、オフとなる。

前述のように、順次走査パルス電圧 V g 1. V g 2. ・・・を、スキャンパスライン 3 2 - 1. 3 2 - 2. ・・・に印加し、表示データに従ったデータ電圧 V d 1. V d 2. ・・・をデータパスライン 3 4 - 1. 3 4 - 2. ・・・に印加することにより、表示駆動を行うことができる。

(発明が解決しようとする課題)

アクティブマトリクス型表示装置に於けるTFTは、多結晶シリコン或いはアモルファスシリコンを用いて構成される場合が一般的であり、例えば、アモルファスシリコンを用いて構成したTFTは、400で以下の低温プロセスで製作することが可能であるから、安価なガラス基板上に形成

しかし、このTFTの関値電圧は、ゲート電圧 を正極性とした時正方向にシフトし、負極性とし た時負方向にシフトする。例えば、ゲート電圧を 負極性として100時間後の関値電圧の変化(負 方向への変化)を測定したところ、第7図に示す 結果が得られた。即ち、ゲート電圧を負極性とし て大きくするに従って、関値電圧の変化分は急激 に大きくなる。

このような関値電圧の変化は、正極性のゲート 電圧の場合はその約2乗に比例し、負極性のゲー ト電圧の場合はその3~4乗に比例することが知られている。又時間の経過と共に関値電圧が変化し、時間の対数の2乗に比例することが知られている。

しかし、前述のように、負極性ゲート電圧を印 加した時の関値電圧の変化が大きいものであり、

本発明は、薄膜トランジスタの関値電圧の負側 への変化を抑制して駆動することを目的とするも のである。

(課題を解決するための手段)

本発明のアクティブマトリクス型表示装置の駆動方法は、薄膜トランジスタのゲートに印加される負極性の電圧を低減して駆動するもので、第1 図を参照して説明する。

一方のガラス等の透明基板 (図示せず)上に、 表示電極1と、スキャンパスライン2と、隣接す るスキャンパスライン2間にゲートGとドレイン Dとが接続され、表示電極1にソースSが接続さ れた薄膜トランジスタ3とを形成し、他方のガラ ス等の透明基板(図示せず)上に、スキャンパス ライン 2 と直交する方向に延長し、且つ表示電極 1と対向する共通電橋 4 をデータバスラインとし て形成し、要示は極1と共通電極4との間に表示 姓体を封入して表示素子5としたゲート接続対向 マトリクス構成のアクティブマトリクス型表示装 置の駆動方法に於いて、スキャンパスライン2に 対して、薄膜トランジスタ3をオンとするアドレ ス電圧Vgonを印加した後、走査方向の後位に 欝接するスキャンパスライン2に、アドレス電圧 Vgonを印加するタイミングで、アドレス電圧 Vgonと非アドレス電圧Vgollとの中間の 電圧 V m を印加して駆動するものである。

(作用)

スキャンパスライン 2 にアドレス 電圧 V g o n を印加することにより、そのスキャンパスライン 2 にゲート G が接続されたTFT 3 はオン状態と

(実施例)

以下図面を参照して本発明の実施例について詳細に説明する。

第2図は本発明の実施例の説明図であり、 V。 はTFT3 (第1図参照)のゲートGに印加され

2 "にVm"、時刻t3 "以降はVgo f f を印加し、そのスキャンバスライン2に隣接するスキャンバスライン2に、時刻t0にVgo f f、時刻t1にVェ"、時刻t2にVgo n、時刻t3にVm"を印加し、時刻t4以降はVgo f fを印加し、次のフレームの時刻t1 "にVェ、時刻t2"にVgo n、時刻t3 "にVm、それ以降はVgo f f を印加する。

 る電圧、即ち、スキャンパスライン2に印加される電圧、V。はTPT3のドレインDに印加される電圧、即ち、前記スキャンパスライン2に走査方向の後位に隣接するスキャンパスライン2に印加される電圧を示す。又V。 - V。は、TPT3のゲート・ドレイン間電圧を示す。

又VgonはTPT3をオンとする為のアドレス電圧、VgofiはTFT3をオフとする為の非アドレス電圧、Vm、Vm゚はアドレス電圧Vgonの直後に印加する電圧で、Vgon>Vm>Vgoffの関係に選定されている。又Vェ・Vェ'はアドレス電圧Vgon直前に印加する電圧である。例えば、Vgon=+15V、Vェー+5V、Vェーー5V、Vgoff=-10V、Vm=-5V、Vm゚ニ+5 Vとすることができる。

スキャンパスライン2に、時刻t0にVr、時刻t1にVgon、時刻t2にVm、時刻t3以降はVgoffを印加し、次のフレームFの時刻t0'にVr'、時刻t1'にVgon、時刻t

gon = -10 Vとなる。

ゲート G に印加される負極性の電圧が - 2 0 V の時、 1 0 0 時間経過で関値電圧の負方向の変化が約 0.3 V (第 7 図参照) となり、従来例に比較して著しく低減できることになる。

アドレス電圧Vgon印加直前及び直後の電圧 Vr, Vr', Vm, Vm'をそれぞれ同一の電 圧とすることも可能であり、又図示のように、電 圧Vr=Vm'、Vr'=Vmとすることも可能 である。

第3図は本発明の実施例のブロック図であり、
11はゲート接続対向マトリクス構成のパネル、
12はスキャンパスライン、13はデータパスライン、14a.14bはデータパスドライバ、
15a,15bはスキャンパスドライバ、16a
,16bはシフトレジスタ、17a.17bはパッファ増幅器、18a.18bは電圧V1.V2
,V3を切替信号に従って切替出力する切替回路であって、スキャンパスライン12とデータバスライン13との奇偶対応にドライバを分離して設

けた場合を示す。

切替回路 1 8 a. 1 8 bにより切替出力する電 E V 1 ~ V 3 は、例えば、V r = V m '、 V r ' = V m とした場合に於いて、V 1 = V g o n (+ 1 5 V), V 2 = V r (+ 5 V), V 3 = V m (- 5 V) とすることができる。又 V g o f f (~ 1 0 V) は、スキャンパスドライバ I 5 a. 1 5 b に加えられる。

データバスドライバ14a、14bに表現でイタが1ライン分、奇偶対応に分離されて蓄力 bに表現 なに 又スキャンバスライバ15a、15bに定 では ない スキャンバスライン12に走 変パルババクシスティンのスキャンアをシフトカシティン 15bは、シフトによってシフトカシティン 2によってシフト出力 15bの出力で 17bから切替回路18a、18bの出力で 17bから切替回路18a、18bの出力で 17bから切替回路18a、18bの出

がスキャンパスライン12に加えられ、非選択の パッファ増幅器17a、17bからは、非アドレ ス電圧Vgollがスキャンパスライン12に加 えられる。

例えば、第2図に於ける時刻 t 1 に、切替回路 1 8 a は電圧 V 1 (V 8 o n) を切替出力し、切替出力し、切替出力し、切替出力し、切替出力し、シフトレジスタ 1 6 a の出力信号に T 2 に T 2 に T 2 に T 2 に T 2 に T 2 に T 2 に T 2 に T 2 に T 3 に T 4 に T 3 に T 4 に T 4 に T 4 に T 4 に T 5 に T 4 に T 5 に T 5 に T 6 に T 7 に T 7 に T 7 に T 7 に T 8 に T 7 に T 8 に T 7 に T 8 に T 7 に T 8 に T 7 に T 8 に T 7 に T 8 に T 8 に T 7 に T 8 に

次の時刻 t 2 では、切替回路 1 8 a は電圧 V 3 (V m = V r *) を切替出力し、切替回路 1 8 b は電圧 V I (V g o n) を切替出力する。 又シフ

トレジスタ 1 6 a 、 1 6 b はシフトデータ S D を 1 シフトクロック分シフトし、 第 1 香目の スキャンパスライン 1 2 に アドレス 電圧 V m (- 5 V)、 電圧 スライン 1 2 に 電圧 V r ' (- 5 V)を印加する。 以 1 2 に 電圧 V r ' (- 5 V)を印加する。 以 1 2 に 電圧 V r ' (- 5 V)を印加する。 以 2 がシフトレジスタ 1 6 a 、 1 6 b の 出力 信号により 選択され、 アドレス 電圧 V g o n を印加するスキャンパスラインの 関係に位置する スキャンパスラインに、 電圧 V m . V r 'を印加する。

又次のフレームに於いて、時刻 t 1 'に、切替 回路 1 8 a は電圧 V 1 (V g o n) を切替出力し、切替回路 1 8 b は電圧 V 2 (V r ~ V m ') を 切替出力し、シフトレジスタ 1 6 a , 1 6 b の出力信号に従って、第 1 番目のスキャンバスライン 1 2 に、アドレス電圧 V g o n (+ 1 5 V) を印加し、第 2 番目のスキャンバスライン I 2 に、電圧 V r (+ 5 V) を印加する。

次の時刻 t 2 'に、切替回路 1 8 a は電圧 V 2

(Vr=Vm')を切替出力し、切替回路18bは電圧V1 (Vgon)を切替出力し、切替回路18b以スタ16a、16bの出力信号に従って第1番目と第3番目のスキャンバスライン12に乗り取りを印加し、文第2番目のスキャンパスライン12にアドレス電圧Vgonには非アドレス電圧Vgoに「ハンスライン10V)を印加する。以下同様にして、収入タ16a、16bの出力信号により選択され、テインの両間に位置するスキャンバスラインに、電圧Vgonを印加する。

従って、ドライバの構成を特に複雑化することなく、TFT3の関値電圧の負方向への変化を抑制することができ、表示品質の経年劣化を低減することができる。

(発明の効果)

以上説明したように、本発明は、スキャンパス


4 図面の簡単な説明

第1図は本発明の原理説明図、第2図は本発明の実施例の説明図、第3図は本発明の実施例のプロック図、第4図は従来例の説明図、第5図は従来例の分解斜視図、第5図は従来例の動作説明図

、第7図はゲートは圧印加による関値電圧変化の 説明図である。


1 は表示電極、2 はスキャンパスライン、3 は TFT、4 は共通電極、5 は表示素子、C はゲート、S はソース、D はドレイン、V g 1 , V g 2 ,・・・は走査パルス電圧、V g o n はアドレス 電圧、V g o f f は非アドレス電圧、V m は電圧 、V d 1 , V d 2 ,・・・はデータ電圧である。

> 特許出願人 富士通株式会社 代理人弁理士 柏 谷 昭 司 代理人弁理士 波 邊 弘 一




本発明の原理説明図


第 | 図




____Vd1 _ ∧q5 34-3 Vg1 34-2 34-1 35 Vgon Vg2 Vgc -Vgotf G 33 7]∐35́-3 32-4 一定查方向 従来例の説明図 第 4 図




本発明の実施例のブロック図 第 3 図



能来例の分解斜視図 第 5 図





ゲート電圧印加による開き電圧変化の説明図 第7図